Memory Interfaces ea Kantle Intel Stratix 10 FPGA IP Design Example

Moqapi Example Tataiso ea ho Qala ka Potlako bakeng sa Litšebelisano tsa Memori ea Kantle Intel® Stratix® 10 FPGA IP

Sehokelo se secha le moralo o ikemetseng oa example flow e fumaneha bakeng sa likhokahano tsa memori tsa Intel® Stratix® 10 tsa kantle. The ExampLe Designs tab ho mohlophisi oa paramethara e o lumella ho hlakisa popo ea motsoako le papiso file sete eo u ka e sebelisang ho netefatsa EMIF IP ea hau. U ka etsa example moralo ka ho khetheha bakeng sa lisebelisoa tsa nts'etsopele tsa Intel FPGA, kapa bakeng sa EMIF IP efe kapa efe eo u e hlahisang.

Setšoantšo sa 1. Moqapi o Akaretsang Example Workflows

Setšoantšo sa 2. Ho Hlahisa EMIF Example Design Ka Intel Stratix 10 Development Kit

Ho theha Morero oa EMIF

Bakeng sa Intel Quartus® Prime software version 17.1 le hamorao, o tlameha ho theha Intel Quartus Prime projeke pele o hlahisa EMIF IP le design ex.ample.

1. Qala software ea Intel Quartus Prime ebe u khetha File ➤ Setsebi se Secha sa Morero. Tobetsa E latelang.
2. Hlalosa directory le nme bakeng sa morero oo u batlang ho o etsa. Tobetsa E latelang.
3. Netefatsa hore Empty Project e khethiloe. Click Next makhetlo a mabeli.
4. Tlas'a Name filter, thaepa nomoro ea karolo ea sesebelisoa.
5. Tlas'a Lisebelisoa tse teng, khetha sesebelisoa se loketseng.
6. Tobetsa Qetella.

Ho hlahisa le ho lokisa EMIF IP

Mehato e latelang e bontša mokhoa oa ho hlahisa le ho hlophisa EMIF IP. Mokhoa ona oa ho tsamaea o theha sebopeho sa DDR4, empa mehato e tšoana le liprothokholo tse ling.

1. Ka fensetere ea IP Catalog, khetha Intel Stratix 10 External Memory Interfaces. (Haeba fensetere ea IP Catalog e sa bonahale, khetha View ➤ Tšebeliso ea Windows ➤ IP Catalog.)
2. Ho IP Parameter Editor, fana ka lebitso la setheo bakeng sa EMIF IP (lebitso leo u fanang ka lona mona le fetoha file lebitso la IP) 'me u hlalose directory. Tobetsa Create.
3. Mohlophisi oa paramethara o na le li-tab tse ngata moo o tlamehang ho hlophisa liparamente ho bonts'a ts'ebetsong ea EMIF ea hau:

Intel Stratix 10 EMIF Litaelo tsa Parameter

Letlapa la 1. Tataiso ea Mohlophisi oa Parameter ea EMIF

Parameter Editor Tab	Tataiso
Kakaretso	Netefatsa hore li-parameter tse latelang li kentsoe ka nepo: • Kereiti ya lebelo la sesebediswa. • Leqhubu la oache ea memori. • Leqhubu la oache ea referense ea PLL.
Mohopolo	• Sheba leqephe la data bakeng sa sesebediswa sa hao sa memori ho kenya diparamente ho Mohopolo tab ya. • Hape o lokela ho kenya sebaka se itseng sa ALERT# phini. (E sebetsa ho DDR4 memori protocol feela.)
Mem I/O	• Bakeng sa lipatlisiso tsa pele tsa morero, u ka sebelisa litlhophiso tsa kamehla ho Mem I/O tab ya. • Bakeng sa netefatso e tsoetseng pele ea moralo, o lokela ho etsa papiso ea boto ho fumana litlhophiso tse nepahetseng tsa ho felisa.
FPGA I/O	• Bakeng sa lipatlisiso tsa pele tsa morero, u ka sebelisa litlhophiso tsa kamehla ho FPGA I/O tab ya. • Bakeng sa netefatso e tsoetseng pele ea moralo, o lokela ho etsa papiso ea boto le mefuta e amanang le IBIS ho khetha maemo a nepahetseng a I/O.
Mem Timing	• Bakeng sa lipatlisiso tsa pele tsa morero, u ka sebelisa litlhophiso tsa kamehla ho Mem Timing tab ya. • Bakeng sa netefatso e tsoetseng pele ea moralo, o lokela ho kenya liparamente ho latela leqephe la data la sesebelisoa sa hau sa memori.
Boto	• Bakeng sa lipatlisiso tsa pele tsa morero, u ka sebelisa litlhophiso tsa kamehla ho Boto tab ya. • Bakeng sa netefatso e tsoetseng pele ea moralo le ho koala nako e nepahetseng, o lokela ho etsa papiso ea boto ho fumana intersymbol interference e nepahetseng (ISI)/ crosstalk and board and package skew information, ebe o e kenya ho Boto tab ya.
Molaoli	Seta liparamente tsa taolo ho latela tlhophiso le boitšoaro bo lakatsehang bakeng sa taolo ea memori ea hau.
Diagnostics	U ka sebelisa li-parameter tse ka tlase Diagnostics tab ho thusa ho lekola le ho lokisa memori ea hau.
Example Designs	The Example Designs tab e o lumella ho hlahisa moralo oa examples bakeng sa kopanyo le bakeng sa ketsiso. Moetso o entsoeng example ke sistimi e felletseng ea EMIF e nang le EMIF IP le mokhanni ea hlahisang sephethephethe se sa reroang ho netefatsa segokanyimmediamentsi sa memori.

Bakeng sa tlhaiso-leseling e batsi ka liparamente ka bomong, sheba khaolo e nepahetseng bakeng sa protocol ea memori ea hau ho Intel Stratix 10 External Memory Interfaces IP User Guide.

Ho Hlahisa Moralo oa Synthesizable EMIF Example

Bakeng sa lisebelisoa tsa nts'etsopele ea Intel Stratix 10, ho lekane ho siea boholo ba litlhophiso tsa Intel Stratix 10 EMIF IP ka litekanyetso tsa bona tsa kamehla. Ho hlahisa moetso oa maiketsetso example, latela mehato ena:

1. Ho tab ya Diagnostics, nolofalletsa EMIF Debug Toolkit/On-Chip Debug Port le In-System-Sources-and-Probes ho fana ka phihlello ho likarolo tse teng tsa ho lokisa liphoso.
2. Ho Example Designs tab, etsa bonnete ba hore lebokose la Synthesis le hlahlojoe.
3. Lokisa EMIF IP ebe o tobetsa Hlahisa Example Moralo hukung e kaholimo ho le letona la fensetere.
4. Hlalosa bukana bakeng sa moralo oa EMIF exampebe o tobetsa OK. E atlehileng ho hlahisa moralo oa EMIF example bopa tse latelang filebeha tlas'a qii directory.

Setšoantšo sa 3. Moqapi o Hlahisitsoeng oa Synthesizable Example File Sebopeho

Tlhokomeliso: Haeba u sa khethe lebokose la tlhahlobo la Simulation kapa Synthesis, buka ea moo u eang teng e tla ba le moralo oa Platform Designer. files, tse sa kopanngoeng ke Intel Quartus Prime software ka kotloloho, empa e ka ba viewe hlophisitsoeng kapa e hlophisitsoeng tlasa Moqapi oa Sethala. Boemong bona, o ka tsamaisa litaelo tse latelang ho hlahisa synthesis le ketsiso file lihlopha.

• Ho theha projeke e ka bopjoang, o tlameha ho tsamaisa mongolo oa quartus_sh -t make_qii_design.tcl bukeng ea moo u eang.
• Ho theha morero oa papiso, o tlameha ho tsamaisa mongolo oa quartus_sh -t make_sim_design.tcl bukeng eo u eang ho eona.

Lintlha Tse Amanang

• Synthesis Example Design leqepheng la 19
• Intel Stratix 10 EMIF IP Parameter Litlhaloso bakeng sa DDR3
• Intel Stratix 10 EMIF IP Parameter Litlhaloso bakeng sa DDR4
• Intel Stratix 10 EMIF IP Parameter Litlhaloso tsa QDRII/II+/Xtreme
• Intel Stratix 10 EMIF IP Parameter Litlhaloso tsa QDR-IV
• Intel Stratix 10 EMIF IP Parameter Litlhaloso tsa RLDRAM 3

Ho hlahisa EMIF Design Example bakeng sa Simulation
Bakeng sa lisebelisoa tsa nts'etsopele ea Intel Stratix 10, ho lekane ho siea boholo ba litlhophiso tsa Intel Stratix 10 EMIF IP ka litekanyetso tsa bona tsa kamehla. Ho hlahisa moralo example bakeng sa
ketsiso, latela mehato ena:

1. Ho tab ya Diagnostics, o ka khetha pakeng tsa mekhoa e 'meli ea teka-tekano: Skip Calibration le Full Calibration. (Bakeng sa lintlha tse mabapi le mekhoa ena, sheba Simulation Versus Hardware Implementation, hamorao khaolong ena.) Ho fokotsa nako ea papiso, khetha Abstract PHY bakeng sa papiso e potlakileng.
2. Ho Example Designs tab, etsa bonnete ba hore lebokose la Simulation le hlahlojoe. Hape khetha mofuta o hlokahalang oa Simulation HDL, ebang ke Verilog kapa VHDL.
3. Lokisa EMIF IP ebe o tobetsa Hlahisa Example Moralo hukung e kaholimo ho le letona la fensetere.
4. Hlalosa bukana bakeng sa moralo oa EMIF exampebe o tobetsa OK.

E atlehileng ho hlahisa moralo oa EMIF example bopa multiple file sete bakeng sa li-simulator tse fapaneng tse tšehelitsoeng, tlas'a buka ea sim/ed_sim.

Setšoantšo sa 4. Moqapi oa Papiso e Hlahisitsoeng Example File Sebopeho

Hlokomela: Haeba u sa khethe lebokose la tlhahlobo la Simulation kapa Synthesis, bukana ea moo u eang teng e tla ba le moralo oa Platform Designer. files, tse sa kopanngoeng ke Intel Quartus Prime software ka kotloloho, empa e ka ba viewe hlophisitsoeng kapa e hlophisitsoeng tlasa Moqapi oa Sethala. Boemong bona, o ka tsamaisa litaelo tse latelang ho hlahisa synthesis le ketsiso file lihlopha.

• Ho theha projeke e ka bopjoang, o tlameha ho tsamaisa mongolo oa quartus_sh -t make_qii_design.tcl bukeng ea moo u eang.
• Ho theha morero oa papiso, o tlameha ho tsamaisa mongolo oa quartus_sh -t make_sim_design.tcl bukeng eo u eang ho eona.

Lintlha Tse Amanang
• Ketsiso Example Design on
• Intel Stratix 10 EMIF IP – Simulating Memory IP
• Ketsiso Bapisong le Hardware Kemplementation on

Ketsiso khahlano le Ts'ebetso ea Hardware
Bakeng sa sebopeho sa memori sa kantle, o ka khetha ho qhekella kapa ho lekanya ka botlalo ho tabo ea Diagnostics nakong ea moloko oa IP.
EMIF Ketsiso Mehlala
Tafole ena e bapisa litšobotsi tsa skip calibration le mefuta e feletseng ea calibration.

Letlapa la 2. Meetso ea Ketsiso ea EMIF: Tlola Tekanyetso khahlano le Tekolo e Feletseng.

Tlola ho lekanya	Feletseng Calibration
Ketsiso ea boemo ba sistimi e shebaneng le mohopolo oa mosebelisi.	Ketsiso ea segokanyimmediamentsi sa memori e shebaneng le ho lekanya.
Lintlha tsa calibration ha li tšoaroe.	E hapa tsohle stages of calibration.
E na le bokhoni ba ho boloka le ho khutlisa data.	E kenyeletsa boemo, per-bit deskew, joalo-joalo.
E bontša bokhoni bo nepahetseng.
Ha e nahane ka board skew.

Ketsiso ea RTL Khahlanong le Ts'ebetso ea Hardware

Tafole ena e totobatsa liphapano tsa bohlokoa lipakeng tsa ketsiso ea EMIF le ts'ebetsong ea hardware.

Lethathamo la 3. Ketsiso ea EMIF RTL Ha e Bapisoa le Ts'ebetso ea Hardware

RTL Ketsiso	Lisebelisoa tsa Hardware
Kenyelletso ea Nios® le khoutu ea calibration e etsoa ka ho tsamaisana.	Qalo ea Nios le khoutu ea calibration e etsa ka tatellano.
Li-interfaces li tiisa lets'oao la cal_done ka nako e le 'ngoe ka papiso.	Lits'ebetso tsa Fitter li lekanya tatellano ea litekanyo, 'me likhokahano ha li bolele hore cal_done ka nako e le ngoe.

O lokela ho tsamaisa lipapiso tsa RTL ho ipapisitse le mekhoa ea sephethephethe bakeng sa ts'ebeliso ea moralo oa hau. Hlokomela hore ketsiso ea RTL ha e etse mohlala oa tieho ea morao-rao ea PCB e ka bakang phapang pakeng tsa ketsiso ea RTL le ts'ebetsong ea hardware.

Ho etsisa Sebopeho sa Memori ea Kantle ea IP le ModelSim

Mokhoa ona o bonts'a mokhoa oa ho etsisa moralo oa EMIF example.

1. Qala software ea Mentor Graphics* ModelSim ebe u khetha File ➤ Fetola Bukana. Tsamaisa ho sim/ed_sim/mentor directory ka har'a moetso o entsoeng example foldara.
2. Netefatsa hore fensetere ea Transcript e hlaha ka tlase ho skrine. Haeba fensetere ea Transcript e sa bonahale, e hlahise ka ho tobetsa View ➤ Sengoliloeng.
3. Fesetereng ea Transcript, tsamaisa mohloli msim_setup.tcl.
4. Kamora hore mohloli oa msim_setup.tcl o qete ho sebetsa, tsamaisa ld_debug fensetereng ea Transcript.
5. Ka mor'a hore ld_debug e qete ho sebetsa, netefatsa hore fensetere ea Objects e hlaha. Haeba fensetere ea Lintho e sa bonahale, e hlahise ka ho tobetsa View ➤ Lintho.
6. Fesetereng ea Lintho, khetha matšoao ao u batlang ho a etsisa ka ho tobetsa ka ho le letona le ho khetha Add Wave.
7. Ka mor'a hore u qete ho khetha matšoao bakeng sa papiso, etsa run -all ka fensetere ea VTranscript. Ketsiso e sebetsa ho fihlela e phethiloe.
8. Haeba ketsiso e sa bonahale, tobetsa View ➤ Leqhubu.

Lintlha Tse Amanang
Intel Stratix 10 EMIF IP - Simulating Memory IP

Pin Placement bakeng sa Intel Stratix 10 EMIF IP

Sehlooho sena se fana ka litataiso tsa ho beha li-pin.

Fetileview

Intel Stratix 10 FPGAs e na le sebopeho se latelang:

• Sesebelisoa ka seng se na le likholomo tsa 2 le 3 tsa I/O.
• Kholomo ka 'ngoe ea I/O e na le libanka tse fihlang ho tse 12 tsa I/O.
• Banka e 'ngoe le e' ngoe ea I/O e na le litselana tse 4.
• Tsela e 'ngoe le e' ngoe e na le lithakhisa tse 12 tsa I/O (GPIO).

Kakaretso Pin Guidelines
Lintlha tse latelang li fana ka litataiso tse akaretsang tsa phini:

• Netefatsa hore lithakhisa tsa sebopeho sa memori sa kantle li lula ka har'a kholomo e le 'ngoe ea I/O.
• Li-interfaces tse sebetsanang le libanka tse ngata li tlameha ho fihlela litlhoko tse latelang:
  • Libanka li tlameha ho ba haufi le tse ling. Bakeng sa tlhaiso-leseling e mabapi le libanka tse haufi, sheba Tataiso ea Mosebelisi ea IP ea Intel Stratix 10 External Memory Interfaces.
  • Aterese le banka ea litaelo li tlameha ho lula bankeng e bohareng ho fokotsa ho lieha ha nako. Haeba sebopeho sa memori se sebelisa palo e lekanang ea libanka, aterese le banka ea litaelo li ka lula ho e 'ngoe ea libanka tse peli tse bohareng.
• Lithakhisa tse sa sebelisoeng li ka sebelisoa e le lithakhisa tsa I/O tsa sepheo se akaretsang.
• Liaterese tsohle le litaelo le liphini tse amanang li tlameha ho lula ka har'a banka e le 'ngoe.
• Aterese le litaelo le li-pin tsa data li ka arolelana banka tlas'a maemo a latelang:
  • Aterese le litaelo le liphini tsa data li ke ke tsa arolelana tsela ea I/O.
  • Ke tsela ea I/O feela e sa sebelisoeng atereseng le bankeng ea litaelo e ka sebelisoang bakeng sa lintlha tsa data.

Lethathamo la 4. Litšitiso tsa Pin Kakaretso

Mofuta oa Letšoao	Tšitiso
Data Strobe	Lipontšo tsohle tsa sehlopha sa DQ li tlameha ho lula tseleng e tšoanang ea I/O.
Lintlha	Lithakhisa tsa DQ tse amanang li tlameha ho lula tseleng e tšoanang ea I/O. Bakeng sa liprothokholo tse sa tšehetseng mela ea data ea bobeli, matšoao a balang a lokela ho hlophisoa ka thoko ho matšoao a ho ngola.
Aterese le Taelo	Aterese le Lithako tsa Taelo li tlameha ho lula libakeng tse boletsoeng esale pele ka har'a banka ea I/O.

Libanka tse Haufi

Hore libanka li nkoe li le haufi, li tlameha ho lula kholomong e le 'ngoe ea I/O, Ho fumana hore na libanka li haufi, sheba Modular I/O banks Location and Pin Counts in Stratix 10 Devices karolo e fumanehang ho Stratix 10 General Purpose I. /O
Bukana ea Mosebelisi.

Ha ho buuoa ka litafole ho Stratix 10 General Purpose I/O User Guide, ho bolokehile ho nka hore libanka tsohle tse bontšitsoeng li bapile, ntle le haeba letšoao la '-' le le teng; Letšoao la '-' le bontša hore banka ha e kopane bakeng sa sephutheloana.
Likabelo tsa Pin

Ho tseba libaka tsa liphini tsohle tsa EMIF I/O u lokela ho supa tafole ea phini ea sesebelisoa sa hau. Ha ho buuoa ka tafole ea phini, ho fanoe ka linomoro tsa banka, li-indices tsa banka tsa I/O, le mabitso a liphini. U ka fumana li-indices tsa aterese le litaelo ho Stratix 10 Scheme Tafole e fumanehang ho Intel FPGA. websebaka. O ka etsa mesebetsi ea pin ka mekhoa e fapaneng. Mokhoa o khothaletsoang ke oa ho qobella ka letsoho mats'oao a mang a sehokelo mme o tlohelle Intel Quartus Prime Fitter e sebetse tse ling kaofela. Mokhoa ona o kenyelletsa ho buisana le litafole tsa pin ho fumana maemo a molao bakeng sa tse ling tsa li-interface pin le ho li abela ka .qsf file e hlahisoang ka moralo oa EMIF example. Bakeng sa mokhoa ona oa ho beha I/O, o tlameha ho qobella matšoao a latelang:

• CK0
• Pini e le 'ngoe ea DQS ka sehlopha
• PLL oache
• RZQ

Ho ipapisitsoe le litšitiso tse kaholimo, Intel Quartus Prime Fitter e potoloha lithakhisa ka har'a tsela ka 'ngoe ha ho hlokahala. Setšoantšo se latelang se bontša example ea likabelo tsa pin bakeng sa sebopeho sa DDR3 x72 se nang le likhetho tse latelang:

• Aterese le phini ea taelo li behiloe bankeng ea 2M 'me e hloka litsela tse 3.
  • CK0 e qobelloa ho penya 8 bankeng ea 2M.
  • Lithakhisa tsa oache tsa PLL li tlameletsoe ho lithapo tsa 24 le 25 bankeng ea 2M.
  • RZQ e qobelloa ho penya 26 bankeng ea 2M.
• Lintlha li behiloe libankeng tsa 2N, 2M, le 2L, 'me li hloka litsela tse 9.
  • Lihlopha tsa DQS 1-4 li behiloe bankeng ea 2N.
  • Sehlopha sa DQS 0 se behiloe bankeng ea 2M.
  • Lihlopha tsa DQS 5-8 li behiloe bankeng ea 2L.

Setšoantšo sa 5. Pina likabelo Example: DDR3 x73 Interface

Ho sena mohlalaample, ho qobella CK0 ho penya 8 bankeng ya 2M, o ka eketsa mola o latelang ho .qsf file, ho ipapisitsoe le tafole e nepahetseng ea phini:

Sebopeho sa phini e ka holimo se ka sebelisoa ho li-pin tsohle:

Lintlha Tse Amanang

• Modular I/O Banks ho Intel Stratix 10 Devices
• Intel Stratix 10 EMIF IP DDR3
• Intel Stratix 10 EMIF IP bakeng sa DDR4
• Intel Stratix 10 EMIF IP bakeng sa QDRII/II+/Xtreme
• Intel Stratix 10 EMIF IP bakeng sa QDR-IV
• Intel Stratix 10 EMIF IP bakeng sa RLDRAM 3

Ho hlophisa le ho hlophisa Intel Stratix 10 EMIF Design Example

Ka mor'a hore u etse likabelo tse hlokahalang ho .qsf file, o ka bokella moqapi oa example ho software ea Intel Quartus Prime.

1. Tsamaea ho foldareng ea Intel Quartus Prime e nang le sebopeho sa example directory.
2. Bula morero oa Intel Quartus Prime file, (.qpf).
3. Ho qala ho bokella, tobetsa Ho sebetsa ➤ Qala ho Kopanya. Ho phethoa ka katleho ha pokello ho hlahisa .sof file, e etsang hore moralo o sebetse ho hardware.
4. Ho hlophisa sesebelisoa sa hau ka moralo o hlophisitsoeng, bula sebatli ka ho tobetsa Lisebelisoa ➤ Lenaneo.
5. Lenaneong, tlanya Auto Detect ho bona lisebelisoa tse tšehetsoeng.
6. Khetha sesebelisoa sa Intel Stratix 10 ebe u khetha Fetola File.
7. Tsamaea ho e hlahisitsoeng ed_synth.sof file ebe o kgetha Bula.
8. Tobetsa Qala ho qala ho hlophisa sesebelisoa sa Intel Stratix 10. Ha sesebelisoa se hlophisitsoe ka katleho, sebaka sa tsoelo-pele se ka holimo-le letona la fensetere se lokela ho bontša 100% (E atlehile).

Ho lokisa bothata ho Intel Stratix 10 EMIF Design Example
EMIF Debug Toolkit e teng ho thusa ho lokisa meralo ea memori ea kantle. Setsi sa lithulusi se u lumella ho hlahisa likarolo tsa ho bala le ho ngola le ho hlahisa litšoantšo tsa mahlo. Kamora hore u hlophise lisebelisoa tsa nts'etsopele tsa Intel Stratix 10, u ka netefatsa ts'ebetso ea eona u sebelisa EMIF Debug Toolkit.

1. Ho thakhola EMIF Debug Toolkit, ea ho Lisebelisoa ➤ Lisebelisoa tsa ho Fetola Litsamaiso ➤ Seboka sa Kantle sa Memory Interface.
2. Tobetsa Qala Likhokahano.
3. Tobetsa Link Project ho sesebelisoa. Ho hlaha fensetere; netefatsa hore sesebelisoa se nepahetseng se khethiloe le hore se nepahetseng .sof file e khethiloe.
4. Tobetsa Theha Khokahano ea Sehokelo sa Memori. Amohela li-setting tsa kamehla ka ho tobetsa OK.

Sesebelisoa sa nts'etsopele sa Intel Stratix 10 se se se hlophiselitsoe ho sebetsa le EMIF Debug Toolkit, 'me u ka hlahisa leha e le efe ea litlaleho tse latelang ka ho tobetsa habeli khetho e lumellanang:

• Pheta ho lekanya hape. E fana ka tlaleho ea calibration e akaretsang boemo ba ho lekanya ho sehlopha sa DQ/DQS hammoho le margins bakeng sa phini e 'ngoe le e 'ngoe ea DQ/DQS.
• Mokhanni Margining. E fana ka tlaleho e akaretsang bala le ho ngola margins ho latela phini ea I/O. Sena se fapane le margining ea calibration hobane moeli oa mokhanni o nkuoa nakong ea sephethephethe sa mosebelisi eseng nakong ea tlhahlobo.
• Hlahisa Setšoantšo sa Mahlo. E hlahisa litšoantšo tsa ho bala le ho ngola tsa mahlo bakeng sa phini e 'ngoe le e 'ngoe ea DQ e ipapisitseng le lipaterone tsa data ea calibration.
• Lekanya Pheliso. E fiela boleng bo fapaneng ba pheliso 'me e tlaleha likarolo tseo boleng bo bong le bo bong ba pheliso bo fanang ka tsona. Sebelisa tšobotsi ena ho thusa ho khetha pheliso e nepahetseng bakeng sa sebopeho sa memori.

Lintlha Tse Amanang
Intel Stratix 10 EMIF IP Debugging

Moqapi Example Tlhaloso bakeng sa Litšebelisano tsa Memori ea Kantle Intel Stratix 10 FPGA IP

Ha o etsa parameter mme o hlahisa EMIF IP ea hau, o ka hlakisa hore sistimi e theha li-directory bakeng sa papiso le ho kopanya. file sets, le ho hlahisa li- file seta ka tsela e iketsang. Haeba o kgetha Ketsiso kapa Synthesis tlasa Example Design Files ho Example Designs tab, sistimi e etsa papiso e felletseng file sete kapa tlhakanyo e felletseng file beha, ho latela khetho ea hau.

Synthesis Example Design

The synthesis example moralo o na le li-blocks tse kholo tse bontšitsoeng setšoantšong se ka tlase.

• Jenereithara ea sephethe-phethe, e leng mofuta oa Avalon®-MM oa maiketsetsoample mokhanni ea sebelisang mokhoa oa pseudo-random oa ho bala le ho ngolla liaterese tse nang le parameterized. Jenereithara ea sephethephethe e boetse e lekola data e baloang ho tsoa mohopolong ho netefatsa hore e lumellana le data e ngotsoeng mme e bolela ho hloleha ho seng joalo.
• Mohlala oa sebopeho sa memori, se kenyelletsang:
  • Taolo ea memori e lekanyang pakeng tsa Avalon-MM interface le AFI interface.
  • PHY, e sebetsang e le sehokelo lipakeng tsa taolo ea memori le lisebelisoa tsa memori tsa kantle ho etsa ts'ebetso ea ho bala le ho ngola.

Setšoantšo sa 6. Synthesis Example Design

Haeba u sebelisa tšobotsi ea Ping Pong PHY, mohlala oa peleample moralo o kenyelletsa lijenereithara tse peli tsa sephethephethe tse fanang ka litaelo ho lisebelisoa tse peli tse ikemetseng tsa memori ka balaoli ba babeli ba ikemetseng le PHY e tloaelehileng, joalo ka ha ho bonts'itsoe setšoantšong se latelang.

Setšoantšo sa 7. Synthesis Example Moralo oa Ping Pong PHY

Haeba u sebelisa RLDRAM 3, jenereithara ea sephethephethe ho synthesis example design e buisana ka kotloloho le PHY e sebelisa AFI, joalo ka ha ho bonts'itsoe setšoantšong se latelang.

Setšoantšo sa 8. Synthesis Example Moralo oa li-interface tsa RLDRAM 3

Tlhokomeliso: Haeba e le 'ngoe kapa tse ngata tsa PLL Sharing Mode, DLL Sharing Mode, kapa OCT Sharing Mode parameter li behiloe boleng bofe kapa bofe ntle le No Share, synthesis ex.ample moralo o tla ba le maemo a mabeli a jenereithara / segokanyimmediamentsi sa memori. Maemo a mabeli a jenereithara / segokanyimmediamentsi sa memori se amana feela ka likhokahano tse arolelanoang tsa PLL/DLL/OCT joalo ka ha ho hlalositsoe ke litlhophiso tsa paramethara. Mehlala ea jenereithara ea sephethephethe/memori e bonts'a hore na u ka etsa likhokahano tse joalo joang ka meralo ea hau.
Hlokomela: Phallo ea mokha oa boraro joalo ka ha e hlalositsoe ho Intel Quartus Prime Standard Edition Bukana ea Mosebelisi: Third-party Synthesis ha se phallo e tšehelitsoeng bakeng sa EMIF IP.
Lintlha Tse Amanang
Ho Hlahisa Moralo oa Synthesizable EMIF Example ka

Ketsiso Example Design
Ketsiso example moralo o na le li-blocks tse kholo tse bontšitsoeng setšoantšong se latelang.

• Mohlala oa motsoako oa example moralo. Joalokaha ho hlalositsoe karolong e fetileng, synthesis example moralo o na le jenereithara ea sephethephethe le mohlala oa sebopeho sa memori. Li-blocks tsena li lula li le teng ho mefuta ea papiso e sa bonahaleng moo ho loketseng bakeng sa papiso e potlakileng.
• Moetso oa memori, o sebetsang joalo ka mohlala o akaretsang o khomarelang lintlha tsa protocol ea memori. Khafetsa, barekisi ba memori ba fana ka mefuta ea papiso bakeng sa likarolo tsa bona tsa memori tseo u ka li khoasollang ho tsoa ho tsona weblibaka.
• Mohlahlobi oa maemo, o lekola matšoao a boemo ho tsoa ho sebopeho sa memori sa kantle sa IP le jenereithara ea sephethephethe, ho bonts'a boemo ba ho feta kapa ho hloleha ka kakaretso.

Setšoantšo sa 9. Ketsiso Example Design

Haeba u sebelisa tšobotsi ea Ping Pong PHY, mohlala oa mohlalaample moralo o kenyelletsa lijenereithara tse peli tsa sephethephethe tse fanang ka litaelo ho lisebelisoa tse peli tse ikemetseng tsa memori ka balaoli ba babeli ba ikemetseng le PHY e tloaelehileng, joalo ka ha ho bonts'itsoe setšoantšong se latelang.

Setšoantšo sa 10. Ketsiso Example Moralo oa Ping Pong PHY

Haeba u sebelisa RLDRAM 3, jenereithara ea sephethephethe papisong ea mohlalaample design e buisana ka kotloloho le PHY e sebelisa AFI, joalo ka ha ho bonts'itsoe setšoantšong se latelang.

Setšoantšo sa 11. Ketsiso Example Moralo oa li-interface tsa RLDRAM 3

Lintlha Tse Amanang
Ho hlahisa EMIF Design Example for Simulation on

ExampLe Designs Interface Tab
Mohlophisi oa parameter o kenyelletsa Example Designs tab e u lumellang ho etsa parameter le ho hlahisa ex ea hauample meralo.l
E fumaneha Example Karolo ea Meetso
The Select design pulldown eu lumella ho khetha eo u e batlangample moralo. Hajoale, EMIF Example Design ke eona feela khetho e fumanehang, 'me e khethoa ka ho sa feleng.

Nalane ea Tokomane ea Tokomane bakeng sa Memory Interfaces ea Kantle Intel Stratix 10 FPGA IP Design Ex.ample Bukana ea Mosebelisi

Tokomane Version	Intel Quartus Prime Version	Liphetoho
2021.03.29	21.1	• Ho Example Design Quick Start khaolo, litšupiso tse tlositsoeng tsa simulator ea NCSim*.
2018.09.24	18.1	• Lipalo tse ntlafalitsoeng ho Ho Hlahisa Moralo oa Synthesizable EMIF Example le Ho hlahisa EMIF Design Example bakeng sa Simulation lihlooho.
2018.05.07	18.0	• Fetola sehlooho sa tokomane ho tloha ho Intel Stratix 10 External Memory Interfaces IP Design Example Bukana ea Mosebelisi ho Memory Interfaces ea Kantle Intel Stratix 10 FPGA IP Design Example Bukana ea Mosebelisi. • Lintlha tsa likulo tse lokisitsoeng Fetileview karolo ea Pin Placement bakeng sa Intel Stratix 10 EMIF IP sehlooho.

Letsatsi	Phetolelo	Liphetoho
La 2017 Pulungoana XNUMX	2017.11.06	Tokollo ea pele.

Intel Corporation. Litokelo tsohle li sirelelitsoe. Intel, logo ea Intel, le matšoao a mang a Intel ke matšoao a khoebo a Intel Corporation kapa lithuso tsa eona. Intel e tiisa ts'ebetso ea FPGA ea eona le lihlahisoa tsa semiconductor ho latela litlhaloso tsa hajoale ho latela waranti e tloaelehileng ea Intel, empa e na le tokelo ea ho etsa liphetoho ho lihlahisoa le lits'ebeletso life kapa life ka nako efe kapa efe ntle le tsebiso. Intel ha e nke boikarabello kapa boikarabello bo hlahang ka lebaka la kopo kapa ts'ebeliso ea tlhahisoleseling efe kapa efe, sehlahisoa, kapa ts'ebeletso e hlalositsoeng mona ntle le ha ho lumellane ka ho hlaka ka lengolo ke Intel. Bareki ba Intel ba eletsoa ho fumana mofuta oa morao-rao oa litlhaloso tsa sesebelisoa pele ba itšetleha ka tlhahisoleseling efe kapa efe e phatlalalitsoeng le pele ba kenya liodara tsa lihlahisoa kapa lits'ebeletso. *Mabitso a mang le mabitso a mang a ka nkoa e le thepa ea ba bang.

Litokomane / Lisebelisoa

Intel Memory Interfaces ea Kantle ea Intel Stratix 10 FPGA IP Design Example [pdf] Bukana ea Mosebelisi Memory Interfaces ea Kantle Intel Stratix 10 FPGA IP Design Example, External, Memory Interfaces Intel Stratix 10 FPGA IP Design Example, Intel Stratix 10 FPGA IP Design Example, 10 FPGA IP Design Example

Litšupiso

• Bukana ea Mosebelisi