Litaba pata
1 GOWIN GW5A Letoto la Lihlahisoa tsa Fpga
2 Nalane ea Phetoho
3 1. Mabapi le Tataiso ena
4 2. Phepelo ea Matla
5 3. Lithakhisa tsa Tlhophiso ea Senotlolo
6 4. Mokhoa oa ho hlophisa
7 5. Pin ea oache
8 6. Phapang Pins
9 Litlhaloso:
10 Lipotso Tse Botsoang Khafetsa (FAQ):
10.1 P: Na nka hlahisa kapa ho fetisa karolo efe kapa efe ea tokomane?
10.2 P: Na ho na le tiisetso e fanoeng bakeng sa sehlahisoa?
10.3 P: Litokomane li nchafatsoa hangata hakae?
11 Litokomane / Lisebelisoa
11.1 Litšupiso
12 Related Posts

GOWIN GW5A Letoto la Lihlahisoa tsa Fpga

GOWIN GW5A Letoto la Lihlahisoa tsa Fpga

TAELO MOTSAMAI

Copyright © 2024 Guangdong Gowin Semiconductor Corporation. Litokelo tsohle li sirelelitsoe.

KHONANE ke lets'oao la khoebo la Guangdong Gowin Semiconductor Corporation mme e ngolisitsoe Chaena, Ofisi ea Patent ea US le Letšoao la Khoebo, le linaheng tse ling. Mantsoe a mang kaofela le li-logos tse khethiloeng e le matšoao a khoebo kapa matšoao a litšebeletso ke thepa ea beng ba tsona ka ho fapana. Ha ho karolo ea tokomane ena e ka hlahisoang bocha kapa ho fetisoa ka mokhoa ofe kapa ofe kapa ka mekhoa efe kapa efe, ea elektroniki, ea mochini, ea ho etsa likopi, e rekotiloeng kapa ka tsela e 'ngoe, ntle le tumello e ngotsoeng pele ho GOWINSEMI.

Boithorollo

GOWINSEMI ha e nke boikarabelo leha e le bofe mme ha e fane ka tiisetso (e hlalositswe kapa e hlalositswe) mme ha e ikarabelle bakeng sa tshenyo efe kapa efe e bakilweng ke hardware ya hao, software, data, kapa thepa e bakilweng ke tshebediso ya thepa kapa thepa ya mahlale ntle le ha e hlalositswe ho Melao le Maemo a GOWINSEMI. ea Thekiso. GOWINSEMI e ka etsa liphetoho tokomaneng ena ka nako efe kapa efe ntle le tsebiso pele. Mang kapa mang ea itšetlehileng ka litokomane tsena o lokela ho iteanya le GOWINSEMI bakeng sa litokomane tsa hajoale le liphoso.

Nalane ea Phetoho

Letsatsi Phetolelo Tlhaloso
04/20/2023 1.0E Phetolelo ea pele e hatisitsoe.
05/06/2023 1.0.1E Pin "DIN" e nchafalitsoe ho "MISO" ka mokhoa oa MSPI.
05/25/2023 1.0.2E l "Setšoantšo sa 2-1 Isolate Wave Filtering" ho "2.5 Schematic Design Thoughts" e ntlafalitsoeng.
l "Setšoantšo sa 3-1 RECONFIG_N, READY, E ENTSOE Schematic Reference Circuit" ho "3.1.2 Schematic Design Thoughts" e ntlafalitsoeng.
l "Letlapa la 4-11 GW5A-25 Mekhoa ea Tlhophiso" ho "Mekhoa ea 4.8 ea Tlhophiso e Tšehetsoeng ke Sesebelisoa ka seng" e ntlafalitsoeng.
06/08/2023 1.0.3E "Power-on Time and Sequence" e tlositsoe.
06/30/2023 1.0.4E l "2.1 Overview” le “2.2 Power Index” Khaolong ea 2 “Power Supply” e ntlafalitsoe.
l liphutheloana tsa LQ100 le PG256S tse kenyellelitsoeng ho Lethathamo la 4 11 GW5A-25 Mekhoa ea Tlhophiso "ho "Mekhoa ea 4.8 ea Tlhophiso e Tšehetsoeng ke Sesebelisoa ka seng".
l Ho fetaview ho "4.1 Configuration Mode Selection Signal (MODE" e ntlafalitsoeng.
08/10/2023 1.0.5E The overview ea "4.1 Configuration Mode Selection Signal (MODE" e ntlafalitsoeng.
09/28/2023 1.0.6E l Litafole tsa "4.1.3 Mode Selection" li ntlafalitsoe.
l Tlhaloso ea "Tafole 3-1 RECONFIG_N, READY, DONE Description" e ntlafalitsoe.
l Sephutheloana sa PG256 se kenyellelitsoeng ho "Letlapa la 4 11 GW5A-25 Configuration Modes" ho "Mekhoa ea 4.8 ea Tlhophiso e Tšehetsoeng ke Sesebelisoa ka seng".
10/12/2023 1.0.7E Molaetsa oa "Letlapa la 4 2 GW5A-25 Mekhoa ea Tlhophiso (Mokhoa [1: 0])" le "Letlapa la 4 3 GW5A-25 Mekhoa ea Tlhophiso (Mokhoa [2: 0])" ho "4.1 Sekhetho sa Khetho ea Mokhoa oa ho Hlophisa (MODE" eketsoe.
10/24/2023 1.0.8E l Lengolo la "Letlapa la 3-2 CFGBVS Tlhaloso" ho "3.2 CFGBVS" le ekelitsoe.
l "Letlapa la 4 4 GW5A-138 Mekhoa ea Tlhophiso" ho "4.1 Sekhetho sa Khetho ea Mokhoa oa ho Hlophisa (MODE" e kenyelelitsoe.
11/30/2023 1.0.9E l Litlhaloso tsa I/O tsa lithakhisa li ntlafalitsoe.
l Sephutheloana sa LQ144 se kenyelelitsoe ho "Letlapa la 4 11 GW5A-25 Configuration Modes" ho "Mekhoa ea 4.8 ea Tlhophiso e Tšehetsoeng ke Sesebelisoa ka seng".
02/02/2024 1.1E "Letlapa la 2-3 Likhothaletso bakeng sa Motsoako oa Matla" ho "2.5 Schematic Design Thoughts" e ntlafalitsoeng.
03/01/2024 1.1.1E Tlhaloso ea "3.2 CFGBVS" e ntlafalitsoe.
03/08/2024 1.1.2E "Setšoantšo sa 3-1 RECONFIG_N, READY, E ENTSOE Schematic Reference Circuit" ho "3 Key Configuration Pins" e ntlafalitsoeng.
04/18/2024 1.2E l "2.4 Power-on Nako le Tatelano" e ekelitsoe.
l Sebopeho le tlhaloso ea "4 Configuration Mode" e ntlafalitsoe.

1. Mabapi le Tataiso ena

1.1 Sepheo

Bukana ena e hlalosa litšobotsi le likarolo tse khethehileng tsa letoto la GW5A la lihlahisoa tsa FPGA mme e fana ka lethathamo le felletseng la ho tataisa lits'ebetso tsa meralo.

1.2 Litokomane Tse Amanang

Litaelo tsa morao-rao tsa basebelisi li fumaneha ho GOWINSEMI Websebaka.
U ka fumana litokomane tse amanang le tsona ho www.gowinsemi.com:

  • DS1103, GW5A letoto la Leqephe la Lintlha tsa Lihlahisoa tsa FPGA
  • UG985, GW5A-25 Pinout
  • UG988, GW5A-138 Pinout
  • UG1101, letoto la GW5A la FPGA Products Package le Pinout Manual
  • UG704, Arora V FPGA Products Programming le Configuration User Guide

1.3 Mareo le Dikhutsofatso

Mareo le dikhutshwafatso tse di dirisitsweng mo bukaneng e, di bontshitswe mo go Tafole 1-1.

Lethathamo la 1-1 Mareo le Likhutsufatso

Mareo le Likhutsufatso Tlhaloso
CPU Setsi sa Ts'ebetso e Bohareng
DDR Habeli Data Rate
DQS Bidirectional Data Strobe Circuit bakeng sa DDR Memory
FPG Setšoantšo sa FCPBGA
FPGA Field Programmable Gate Array
GCLK Oache ea Lefatše
GPA Gowin Power analyzer
GPIO Gowin Programmable Input/Output
HCLK HCLK
Mareo le Likhutsufatso Tlhaloso
JTAG Sehlopha sa Ts'ebetso ea Teko e Kopanetsoeng
LDO Tlase Dropout Regulator
LVDS Tlase ea Voltage Phapano ea Pontšo
MIPI Mobile Indasteri processor Interface
MSPI Master Serial Peripheral Interface
PLL Loop e notletsoeng ka mekhahlelo
SPI Sesebelisoa sa Serial Peripheral
SSPI Slave Serial Peripheral Interface

1.4 Tšehetso le Maikutlo

Gowin Semiconductor e fa bareki tšehetso e felletseng ea tekheniki. Haeba u na le lipotso, maikutlo, kapa litlhahiso, ka kopo ikutloe u lokolohile ho ikopanya le rona ka kotloloho u sebelisa lintlha tse fanoeng ka tlase.

Websebaka: www.gowinsemi.com

E-mail: support@gowinsemi.com

2. Phepelo ea Matla

2.1 Ho fetaview

GW5A letoto la lihlahisoa tsa FPGA li na le lihlopha tse peli tsa voltage, joalokaha ho bontšitsoe ho Lethathamo la 2-1.

Lethathamo la 2-1 Arora V FPGA Products Voltage

Sehlopha Lebitso Tlhaloso
FPGA VCC Karolo ea mantlhatage
VCCX Auxiliary voltage
VCCIO I/O Bank voltage
VCC_EXT VCC/VCCC Regulator le MIPI LP voltage
VCC_REG Regulator voltage
MIPI M0_VDDA MIPI M0 analog core voltage
M0_VDDX MIPI MO HS matla
M0_VDD MIPI M0 digital core voltage
M0_VDD_12 MIPI LP matla M0_VDD_12

2.2 Index ea Matla

Bakeng sa litlhoko tsa phepelo ea motlakase ea lisebelisoa tsa letoto la GW5A, ka kopo sheba karolo ea Matla ea tokomane e latelang.

  • UG985, GW5A-25 Pinout
  • UG988, GW5A-138 Pinout

Hlokomela!
U lokela ho etsa bonnete ba hore lihlahisoa tsa GOWINSEMI li lula li sebelisoa ka har'a maemo a ts'ebetso a khothaletsoang le mefuta. Lintlha tse fetang maemo a ts'ebetso le marang-rang ke tsa litšupiso feela. GOWINSEMI ha e tiise hore lisebelisoa tsohle li tla sebetsa kamoo ho lebelletsoeng ho feta maemo a tloaelehileng a ts'ebetso le mefuta.

2.3 Kakaretso ea Matla

Bakeng sa likhakanyo tse ikhethileng, liphutheloana le ts'ebeliso ea lisebelisoa, lisebelisoa tsa GPA li ka sebelisoa ho lekola le ho sekaseka ts'ebeliso ea matla.

2.4 Matla a Nako le Tatelano

Lethathamo la 2-2 Phepelo ea Matla Ramp Sekhahla

Tlhaloso Min. Tlanya. Max.
VCC Ramp Sekhahla 0.005mv/rona - 15mv/rona
VCC_REG Ramp Sekhahla 0.09 mv/rona - 15mv/rona
VCCX Ramp Sekhahla 0.005mv/rona - 15mv/rona
VCCIO  Ramp Sekhahla 0.06 mv/rona - 15mv/rona

Hlokomela!

  • VCC e qala ka matla, e lateloe ke VCC_REG, VCCX, le VCCIO.
  • Haeba nako ea matla e le ka tlase ho 0.2ms, ho kgothaletswa hore matla a eketsehe ho lelefatsa matla-ka nako.

2.5 Mehopolo ea Moralo oa Leano

1. Letoto la GW5A la lihlahisoa tsa FPGA li hloka ho arola ho sefa ha maqhubu bakeng sa voltage, joalokaha ho bontšitsoe setšoantšong sa 2-1.

Setšoantšo sa 2-1 Isolate Wave Filtering

GOWIN GW5A

FB ke sefaha sa ferrite, C1, C2, C3 ke li-capacitor tsa ceramic ka ho nepahala eseng ka tlase ho ± 10%. C1 e etsa qeto ea boleng ba capacitance ho ea ka boholo ba hona joale.

2. Kopanya marang-rang a matla 'me u arole bead ea ferrite.

Lethathamo la 2-3 Likhothaletso tsa Motsoako oa Matla

Sehlopha Lebitso Litlhahiso tsa Motsoako oa Matla
FPGA VCC Haeba hona joale e le khōlō, ho kgothaletswa ho fana ka matla a ikemetseng.
VCCX Ha litlhoko tsa hajoale li fihletsoe, u ka nahana ka ho kopanya lisebelisoa tsa motlakase tse tsamaellanang le matla a phepelotage.
VCC_REG Ha litlhoko tsa hajoale li fihletsoe, u ka nahana ka ho kopanya lisebelisoa tsa motlakase tse tsamaellanang le matla a phepelotage.
MIPI M0_VDDA Ha litlhoko tsa hajoale li fihletsoe, u ka nahana ka ho e kopanya le lisebelisoa tsa motlakase tsa M0_VDDD le M_VDD.
Sehlopha Lebitso Litlhahiso tsa Motsoako oa Matla
M0_VDD Ha litlhoko tsa hajoale li fihletsoe, u ka nahana ka ho e kopanya le M0_VDDA le M_VDD phepelo ea motlakase.
M0_VDDX Ha litlhoko tsa hajoale li fihletsoe, u ka nahana ka ho kopanya lisebelisoa tsa motlakase tse tsamaellanang le matla a phepelotage.
M_VDD Ha litlhoko tsa hajoale li fihletsoe, u ka nahana ka ho e kopanya le phepelo ea motlakase ea M0_VDDA le M_VDDD.

Haeba o batla ho kopanya lisebelisoa tsa motlakase, ho kgothaletswa hore o sebelise lifaha tsa ferrite bakeng sa ho itšehla thajana ka tsela e latelang.

Setšoantšo sa 2-2 Ikarole ka Lifaha tsa Ferrite

 

GOWIN GW5A

3. Lithakhisa tsa Tlhophiso ea Senotlolo

3.1 E LOKILE, E HLOKOMELA_NNA, E ETSE

3.1.1 Ho fetaview

Lethathamo la 3-1 RECONFIG_N, E LOKILE, E ETSOE Tlhaloso

Lebitso I/O Tlhaloso
RECONFIG_N I,
ho hula ka hare ho fokola		 Active low e sebelisoa e le ts'ebetso ea ho seta bocha bakeng sa tlhophiso ea lenaneo la FPGA. FPGA ha e khonehe
e hlophisitsoe haeba RECONFIG_N e behiloe tlase. Boloka boemo bo holimo nakong ea FPGA e matlafatsa ho fihlela motlakase o tsitsitse bakeng sa 1ms. Joalo ka phini ea tlhophiso,
lets'oao la boemo bo tlase le bophara ba pulse e seng ka tlase ho 25ns lea hlokahala bakeng sa GowinCONFIG ho kenya hape data ea bitstream ho latela boleng ba boemo ba MODE. O ka laola phini ka ho ngola logic ho etsa hore sesebelisoa se boele se hlophisehe kamoo ho hlokahalang. Joaloka GPIO, e ka sebelisoa feela e le pinana ea tlhahiso. Ho etsa bonnete ba hore boreleli
tlhophiso, beha boleng ba mantlha ba RECONFIG_N holimo.
RETS'ELISITSOE O,
ho hula ka hare ho fokola		 E sebetsang-hodimo. FPGA e ka hlophisoa feela ha lets'oao la READY le huleloa holimo. Ha lets'oao la READY le theohile, khutlisa boemo ka ho matlafatsa kapa ho kenya RECONFIG_N. E le pini ea tlhophiso, e bontša hore FPGA e ka hlophisoa kapa che. Haeba FPGA e kopana le maemo a tlhophiso, lets'oao la READY le phahame. Haeba tlhophiso e hloleha, lets'oao la READY le tlase.
QETILE Ke/O,
ho hula ka hare ho fokola		 Letšoao le bonts'ang hore na FPGA e hlophisitsoe ka katleho kapa che. HO QETILE e huloa ka mor'a ho hlophisoa ka katleho. E le pinana ea tlhahiso ea tlhahiso, e bonts'a tlhophiso ea hona joale ea FPGA: haeba e hlophisitsoe ka katleho, letšoao la DONE le phahame 'me sesebelisoa se kena boemong ba ho sebetsa. haeba e
tlhophiso e hloleha, lets'oao la DONE le lula le le tlase. Joalo ka phini ea tlhophiso, mosebelisi a ka liehisa ho kena ha mosebelisi ka mokhoa oa hae oa kahare kapa ka ho fokotsa lets'oao la DONE. Ha RECONFIG_N kapa READY
matshwao a tlase, letshwao la HO FEDILE le lona le dula le le tlase. Ha u lokisa SRAM u sebelisa JTAG potoloho, ha e hloke
Lebitso I/O Tlhaloso
ho ela hloko sesupo HO ETSWE. E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso. Haeba DONE e sebelisoa e le GPIO ea ho kenya, boleng ba pele ba DONE e lokela ho ba 1 pele ho tlhophiso. Ho seng joalo, FPGA e tla hloleha ho
kenya mokhoa oa mosebedisi ka mor'a hore u lokisetsoe.

 

Hlokomela!
[1] Boemo ba kamehla ba READY/QEDILE ke tlhahiso ea metsi a bulehileng, ho hula ho fokolang ka hare. QETILE
lihlahisoa 0 nakong ea tlhophiso.

3.1.2 Mehopolo ea Moralo oa Leano

E LOKILE/E ETSOE ke tlhahiso ea metsi a bulehileng, khanyetso ea kantle ea ho hula ea hlokahala.

Setšoantšo sa 3-1 RECONFIG_N, E LOKILE, E ENTSOE Schematic Reference Circuit

GOWIN GW5A

Hlokomela!

  • Litefiso tsa matshwao a READY le DONE ha li na moelelo ho JTAG tlhophiso.
  • Li-pin tsa RECONFIG_N, READY, le DONE tse sa tlanngoeng li sebelitsoe ka hare, ntle le tšusumetso mosebetsing oa litlhophiso.

3.2 CFGBVS

3.2.1 Ho fetaview

Lethathamo la 3-2 CFGBVS Tlhaloso

Lebitso I/O Tlhaloso
CFGBVS I/O CFGBVS (Configuration Banks Voltage Select) ke phini ea ho kenya. Banka moo tlhophiso ea IO
(JTAG, MSPI, joalo-joalo) e bua ka bank3, bank4, le bank10.
l Ha VCCIO ea banka moo tlhophiso ea IO e leng 2.5V le 3.3V, CFGBVS e hokahane le 1.
l Haeba VCCIO ea banka moo tlhophiso ea IO e leng teng e ka tlase ho 1.8V, CFGBVS e hokahane le 0.

Hlokomela!
CFGBVS Pin ke ea lisebelisoa tsa GW5A-138.

3.2.2 Mehopolo ea Moralo oa Leano

Pin ena e tlameha ho hlophisoa hore e be Holimo kapa Tlase.

3.3 PUDC_B

3.3.1 Ho fetaview

Lethathamo la 3-3 PUDC_B Tlhaloso

Lebitso I/O Tlhaloso
EMCCLK Ke, ka hare ho fokola ho hula-ho fihlela E sebelisoa ho hlophisa mohloli oa boikhethelo oa ho kenya oache ea ka ntle ka mokhoa o ka sehloohong (khahlanong le oscillator ea tlhophiso ea kahare).
l Bakeng sa master mode: FPGA e ka khetha ho sebelisa EMCCLK joalo ka mohloli oa oache ho fapana le
oscillator ka hare.
l Bakeng sa mokhoa oa makhoba: EMCCLK ha e amane le mokhoa oa makhoba.

3.3.2 Mehopolo ea Moralo oa Leano

PUDC_B ha e lumelloe ho phaphamala nakong ea tlhophiso 'me e ka hokeloa ho VCCIO kapa GND moo e fumanehang ka sehanyetsi sa 1kΩ (kapa ho feta).

3.4 EMCCLK

3.4.1 Ho fetaview

Lethathamo la 3-4 EMCCLK Tlhaloso

GOWIN GW5A

4. Mokhoa oa ho hlophisa

4.1 Letšoao la Khetho ea Mokhoa oa Tlhophiso (MODE)

4.1.1 Ho fetaview

MODE (MODE0, MODE1, MODE2) ke letshwao la kgetho ya mokgwa wa phetolo wa GowinCONFIG. Ha matla a FPGA a bula kapa a theoha tlaase a hlahisa RECONFIG_N, sesebelisoa se kena sebakeng se lumellanang sa GowinCONFIG ho latela boleng ba MODE. MODE [1:0] le MODE [2:0] di sebediswa ho kgetha mokgwa wa ho hlophiswa ha lenaneo la GowinCONFIG. Mokhoa oa tlhophiso o ka lokisoa ka ho sebelisa li-resistors tse hulang kapa tse hulang. E kgothaletswa ho sebelisa a

Mohanyetsi oa 4.7K bakeng sa ho hula kapa sehanyetsi sa 1K bakeng sa ho hula fatše.

Kaha palo ea lipakete bakeng sa sephutheloana ka seng e fapane, lipini tse ling tsa MODE ha lia tlamahanngoa kaofela bakeng sa lisebelisoa tse ling, 'me likhoele tse sa tlamisoang tsa MODE li theiloe ka hare kapa li fetisetsoa ka hare ho VCCIO ka boiketsetso. Ka kopo, sheba bukana e tsamaisanang le PINOUT bakeng sa lintlha tse ling.

Ka kopo, sheba Bukana e latelang ea Tlhophiso ea Lenaneo bakeng sa mekhoa ea tlhophiso e tšehetsoeng e tsamaellanang le litekanyetso tse fapaneng tsa MODE:

  • UG714, Arora Ⅴ 25K FPGA Tataiso ea Mananeo le Tlhophiso ea Sehlahisoa > 3.1 Mekhoa ea Litlhophiso
  • UG704, Arora Ⅴ 138K FPGA Tataiso ea Mananeo le Tlhophiso ea Sehlahisoa > 3.1 Mekhoa ea Litlhophiso
    Ka kopo sheba Bukana e latelang ea Tlhophiso ea Lenaneo bakeng sa li-pin tse tla sebelisoa ho e 'ngoe ea mekhoa ena ea tlhophiso:
  • UG714, Arora Ⅴ 25K FPGA Tataiso ea Mananeo le Tlhophiso ea Sehlahisoa > 3.2 Lithakhisa tsa Litlhophiso
  • UG704, Arora Ⅴ 138K FPGA Tataiso ea Mananeo le Tlhophiso ea Sehlahisoa > 3.2 Lithakhisa tsa Litlhophiso
    Joalo ka li-GPIO, lipini tsa MODE li ka sebelisoa joalo ka tlhahiso kapa tlhahiso. Hlokomela hore ha boleng ba MODE bo fetoha, FPGA e hloka ho bulela hape kapa e fane ka molumo o le mong o tlase bakeng sa ho etsa hore RECONFIG_N e sebetse.

Letoto la GW5A la lihlahisoa tsa FPGA le tla fetohela ho mokhoa oa SSPI ka mor'a hore lenaneo le kenelle ka katleho. Haeba SSPI mode e sa sebelisoe, etsa bonnete ba hore SSPI_HOLDN e na le sehanyetsi sa ho hulela fatše kapa SSPI_CSN e na le sehanyetsi sa ho hulela holimo.

4.1.2 Tlhaloso ea Letšoao

Lethathamo la 4-1 MODE Tlhaloso ea Letšoao

Lebitso I/O Tlhaloso
TCK Ke, ho hula ka hare ho fokola JTAG ho kenya oache ea serial
TMS Ke, ho hula ka hare ho fokola JTAG ho kenya mokhoa oa serial
TDI Ke, ho hula ka hare ho fokola JTAG serial data input
TDO O, ho hula ka hare ho fokola JTAG serial data tlhahiso

4.2 JTAG

4.2.1 Ho fetaview

Ho JTAG mokhoa oa ho hlophisa, data ea bitstream e ngotsoe ho SRAM ea lihlahisoa tsa Gowin FPGA. Lintlha tsohle tsa tlhophiso li lahlehile ka mor'a hore sesebelisoa se theohe. Lihlahisoa tsohle tsa Gowin FPGA li tšehetsa JTAG mokhoa oa ho hlophisa.

4.2.2 Tlhaloso ea Letšoao

Lethathamo la 4-2 Letšoao Tlhaloso ea JTAG Mokhoa oa ho hlophisa

Lebitso I/O Tlhaloso
TCK Ke, ho hula ka hare ho fokola JTAG ho kenya oache ea serial
TMS Ke, ho hula ka hare ho fokola JTAG ho kenya mokhoa oa serial
TDI Ke, ho hula ka hare ho fokola JTAG serial data input
TDO O, ho hula ka hare ho fokola JTAG serial data tlhahiso

4.2.3 JTAG Tšupiso ea Potoloho

Setšoantšo sa 4-1 Setšoantšo sa Khokahano sa JTAG Mokhoa oa ho hlophisa

GOWIN GW5A

Hlokomela!
Maqhubu a oache bakeng sa JTAG tlhophiso ha e khone ho feta 100MHz.

4.3 MSPI

4.3.1 Ho fetaview

Ka mokhoa oa MSPI (Master SPI), FPGA e tšoana le Master 'me e bala lintlha tse nyenyane tse tsoang ho Flash ea kantle ka SPI interface ho qeta tlhophiso.

4.3.2 Tlhaloso ea Letšoao

Lethathamo la 4-3 Tlhaloso ea Letšoao la Mokhoa oa Tlhophiso oa MSPI

Lebitso I/O Tlhaloso
EA-CCLK I/O, e ka hare e fokolang e hulang Tlhophiso ea Clock
l Mokhoa oa makhoba: CCLK ke ho kenya letsoho 'me e hloka ho hokela mohloling oa oache o kantle
l Mokhoa o motle: CCLK ke tlhahiso
MCS_N O,
MOSEBETSI[1:0]: Mokhoa oa ho hula o fokolang ka hare[2:0]: Ha ho letho		 Dumella lets'oao ho mokhoa oa MSPI, o sebetsang-tlase
MISO I/O, e ka hare e fokolang e hulang Mokhoa oa MSPI: Kenyelletso ea data ea serial ka mokhoa oa X1; Ka mekhoa ea X2 le X4, pinana ea ho kenya e bapileng
data bit 1 e hokahanyang le DQ1/Q/SO/IO1 pins ea sesebelisoa sa Flash kantle
MOSI I/O, e ka hare e fokolang e hulang Mokhoa oa MSPI: Litaelo tsa serial le tlhahiso ea aterese. ka mekhoa ea X2 le X4, pinana ea ho kenya ea data e tšoanang 0 e hokela ho phini
DQ0/D/SI/IO0 ea sesebelisoa sa Flash sa kantle.

4.3.3 Tšupiso ea Potoloho

Setšoantšo sa khokahano bakeng sa ho lokisa lihlahisoa tsa Gowin FPGA ka MSPI se bontšoa ho Figure 4-2 ~ Figure 4-4.

Setšoantšo sa 4-2 Setšoantšo sa Khokahano bakeng sa Mokhoa oa Tlhophiso oa MSPIx1

 

GOWIN GW5A

Setšoantšo sa 4-3 Setšoantšo sa Khokahano bakeng sa Mokhoa oa Tlhophiso oa MSPIx2

GOWIN GW5A

Setšoantšo sa 4-4 Setšoantšo sa Khokahano bakeng sa Mokhoa oa Tlhophiso oa MSPIx4

GOWIN GW5A

4.4 SSPI

4.4.1 Ho fetaview

Ka mokhoa oa SSPI (Lekhoba la SSPI), FPGA ke sesebelisoa sa makhoba 'me se lokisoa ka sebopeho sa SPI ke Moamoheli oa kantle.

4.4.2 Tlhaloso ea Letšoao

Lethathamo la 4-4 Tlhaloso ea Letšoao la Mokhoa oa Tlhophiso oa SSPI

Lebitso I/O Tlhaloso
SSPI_HOLDN - Joalo ka phini ea tlhophiso, ke phini ea ho kenya e nang le hula e fokolang e ka hare.
Pin ea senotlolo sa SSPI:
l Ha tlhahiso e le boemong bo phahameng, ts'ebetso e lumellanang le SCLK e nepahetse;
l Ha tlhahiso e le boemong bo tlase, ts'ebetso e tsamaellanang le SCLK ha e sebetse.
E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
SPI_CSN - Joalo ka phini ea tlhophiso, ke phini ea ho kenya e nang le hula e fokolang e ka hare. Ke lets'oao la khetho ea chip mokhoeng oa tlhophiso oa SSPI, o tlase o sebetsang. E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
SSPI_CLK I/O, e ka hare e fokolang e hulang Joalo ka phini ea tlhophiso, ke phini ea ho kenya.
Ke phini ea ho kenya oache ea mokhoa oa tlhophiso oa SSPI. E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
SI I/O, e ka hare e fokolang e hulang Joalo ka phini ea tlhophiso, ke phini ea ho kenya. Ke pinana ea serial ea ho kenya data mokhoeng oa tlhophiso oa SSPI.
E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
SO O, ho hula ka hare ho fokola Joalo ka phini ea tlhophiso, ke pini ea tlhahiso. Ke phini ea tlhahiso ea data ea serial ka mokhoa oa tlhophiso oa SSPI.
E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
SSPI_WPN Ke/O,
MOSEBETSI[1:0]: Mokhoa oa ho hula o fokolang ka hare[2:0]: Ha ho letho		 Joalo ka phini ea tlhophiso, ke phini ea ho kenya.
Pini ea tšireletso ea ho ngola ka mokhoa oa SSPI: Ts'ebetso ea SSPI e sebetsa ha tlhahiso e le holimo, ts'ebetso ea SSPI ha e sebetse ha tlhahiso e le tlase.
E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.

4.4.3 Tšupiso ea Potoloho

Setšoantšo sa khokahano bakeng sa ho hlophisa lihlahisoa tsa Gowin FPGA ka SSPI se bonts'itsoe ho Setšoantšo sa 4-5.
Setšoantšo sa 4-5 Setšoantšo sa Khokahano bakeng sa Mokhoa oa Tlhophiso oa SSPI

GOWIN GW5A

Hlokomela!
Palo ena ke setšoantšo sa khokahano bakeng sa mokhoa oa tlhophiso oa SSPI.
Setšoantšo sa khokahano bakeng sa ho hlophisa lihlahisoa tse ngata tsa FPGA ka SSPI se bonts'itsoe ho Setšoantšo sa 4-6.

Setšoantšo sa 4-6 Diagram tse ngata tsa Khokahano ea FPGA

GOWIN GW5A

4.5 CPU

4.5.1 Ho fetaview

Mokhoa oa CPU o na le Master CPU le Slave CPU.
Ho Master CPU mode (ke hore, FPGA ke sesebelisoa se ka sehloohong), data ea tlhophiso e baloa ho tsoa kantle ka sebopeho sa DBUS bakeng sa tlhophiso.
Ka mokhoa oa Slave CPU, letoto la GW5A la lihlahisoa tsa FPGA li hlophisitsoe ke Host ea kantle ka sebopeho sa DBUS.

4.5.2 Tlhaloso ea Letšoao

Lethathamo la 4-5 Tlhaloso ea Letšoao la Mokhoa oa Tlhophiso oa CPU

Lebitso I/O Tlhaloso
D00 ~ D31 - Lithakhisa/Litlhahiso
Ka mokhoa oa CPU, D00~D31 ke lintlha tse kenyang / li-output pin. Sesebelisoa sa FPGA se tla iponela ka bohona bophara ba bese ba x8, x16, kapa x32. E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
DIN Ke, ho hula ka hare ho fokola Ka mekhoa ea CPU, DIN ke phini e nang le mesebetsi e mengata joalo ka phini ea data ea D01. E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
CSI_B[1] Ke, ho hula ka hare ho fokola Joalo ka phini ea tlhophiso, ke phini ea ho kenya. Ke lets'oao la ho kenya khetho ea chip ka mokhoa oa CPU, le tlase le sebetsang.
l Ho master CPU mode, hokela ho GND ka kotloloho kapa ka sehanyetsi sa 1 kΩ (kapa ho feta).
l Ka mokhoa oa CPU oa makhoba: Molaoli oa tlhophiso ea kantle a ka laola CSI_B bakeng sa ho khetha lisebelisoa tse lokelang ho hlophisoa ka bese, kapa ka tlhophiso ea ketane ea daisy, hokela ho phini ea CSO_B ea lisebelisoa tse holimo.
RDWR_B 'Na, ka hare ho fokola ho hula-ho theoha Joalo ka phini ea tlhophiso, ke phini ea ho kenya.
Bala/ngola lumella phini ea khetho ea lets'oao ka mokhoa oa tlhophiso oa CPU
l Holimo, e bontša ts'ebetso ea ho bala
l E tlase, e bonts'a ts'ebetso ea ho ngola
E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
EA-CCLK I/O, e ka hare e fokolang e hulang Joalo ka phini ea oache ea tlhophiso, CCLK e tsamaisa tatellano ea tlhophiso ea FPGA ka mekhoa eohle ntle le J.TAG mokgoa.
l Ka mokhoa oa makhoba: CCLK ke ho kenya letsoho 'me e hloka khokahanyo ho mohloli oa oache o ka ntle.
l Ka mokhoa o ka sehloohong: CCLK ke tlhahiso e le oache ea mohloli oa tlhophiso.
Hlokomela!
CCLK ke lets'oao la oache ea bohlokoa, kahoo ponts'o e ntle e tlameha ho netefatsoa.
CSO_B O, ho hula ka hare ho fokola Joalo ka phini ea tlhophiso, ke pini ea tlhahiso. Ke lets'oao la ho kenya khetho ea chip ka mokhoa oa CPU. E hokahana le phini ea CSI_B ea FPGA e tlase ka har'a tlhophiso ea daisy-chain.

4.5.3 Tšupiso ea Potoloho

Setšoantšo sa khokahanyo bakeng sa mokhoa oa CPU se bontšoa ho Setšoantšo sa 4-7.

Setšoantšo sa 4-7 Setšoantšo sa Khokahano bakeng sa Mokhoa oa CPU

GOWIN GW5A

Hlokomela!
CCLK ke tlhahiso ka mokhoa o motle le ho kenya letsoho mokhoeng oa makhoba.
Ntle le litlhoko tsa matla, maemo a latelang a tlameha ho finyelloa ho sebelisa mokhoa oa tlhophiso oa CPU:

  • Sesebelisoa sa CPU se thusa
    RECONFIG_N ha e beheloe joalo ka GPIO nakong ea tlhophiso ea pele ka mor'a ho tima kapa lenaneo le fetileng.
  • Qala tlhophiso e ncha
    Kenya matla hape kapa kenya RECONFIG_N ka lebelo le le leng le tlase.

GOWIN GW5A

4.6 SERIELE

4.6.1 Ho fetaview

Ka mokhoa oa tlhophiso oa SERIAL, Host e lokisa lihlahisoa tsa Gowin FPGA ka sebopeho sa serial. SERIAL ke e 'ngoe ea mekhoa ea tlhophiso e sebelisang palo e nyane haholo ea likhoele. E tšehetsa ka bobeli mokhoa oa master le mokhoa oa lekhoba. Phapang feela pakeng tsa mekhoa e 'meli ke tataiso e fapaneng ea oache ea sebopeho. Mokhoa oa SERIAL o ka ngola feela data ea bitstream ho FPGA mme ha e khone ho bala data ho tsoa lisebelisoa tsa FPGA; ka hona, mokhoa oa SERIAL o ke ke oa bala lintlha tse mabapi le ID CODE le USER CODE le rejisetara ya maemo.

4.6.2 Tlhaloso ea Letšoao

Lethathamo la 4-6 Tlhaloso ea Letšoao la Mokhoa oa Tlhophiso oa SERIAL

Lebitso I/O Tlhaloso
DIN Ke, ho hula ka hare ho fokola Joalo ka phini ea tlhophiso, ke phini ea ho kenya. Ke phini ea serial data input.
l Ka mekhoa ea SERIAL le ea MSPI: DIN e amohela data ea serial ho tsoa mohloling oa data le sampdata e fokolang moeling o ntseng o phahama oa CCLK ho tlhophiso ea kamehla.
l Ka mokhoa oa CPU, DIN ke phini e nang le mesebetsi e mengata joalo ka phini ea data ea D01. E le GPIO, e ka sebelisoa e le pini ea ho kenya kapa ea tlhahiso.
EA-CCLK I/O, e ka hare e fokolang e hulang Joalo ka phini ea oache ea tlhophiso, CCLK e tsamaisa tatellano ea tlhophiso ea FPGA ka mekhoa eohle ntle le J.TAG mokgoa.
l Ka mokhoa oa makhoba: CCLK ke ho kenya letsoho 'me e hloka khokahanyo ho mohloli oa oache o ka ntle.
l Ka mokhoa o ka sehloohong: CCLK ke tlhahiso e le oache ea mohloli oa tlhophiso.
Hlokomela!
CCLK ke lets'oao la oache ea bohlokoa, kahoo ponts'o e ntle e tlameha ho netefatsoa.

4.6.3 Tšupiso ea Potoloho

Setšoantšo sa khokahanyo bakeng sa mokhoa oa SERIAL se bontšoa ho Setšoantšo sa 4-8. Setšoantšo sa 4-8 Setšoantšo sa Khokahano bakeng sa Mokhoa oa Tlhophiso oa SERIAL

 

Hlokomela!
CCLK ke tlhahiso ka mokhoa o motle le ho kenya letsoho mokhoeng oa makhoba.

5. Pin ea oache

5.1 Ho fetaview

Letoto la GW5A la lihlahisoa tsa FPGA le fana ka marang-rang a lioache tsa lefatše
(GCLK) e hokahanyang lisebelisoa tsohle tsa lisebelisoa ka kotloloho. Ho phaella ho GCLK, PLL, HCLK, DDR memori interface DQS, joalo-joalo li boetse li fanoa.
Bakeng sa tlhaiso-leseling e batsi ea GCLK, HCLK, PLL, le DDR memory interface DQS, bona libuka tse latelang.

  • UG306, Arora V Clock User Guide
  • DS1103, GW5A letoto la Leqephe la Lintlha tsa Lihlahisoa tsa FPGA

GCLK: GCLK e ajoa e le libaka tsa oache tse 8 ho GW5A letoto la

Lihlahisoa tsa FPGA. Oache ka 'ngoe e fana ka li-GCLK tse 16. Mehloli ea oache ea GCLK e ka tsoa ho li-wache tse inehetseng, tlhahiso ea PLL, tlhahiso ea HCLK, le lisebelisoa tse tloaelehileng tsa wiring. Ho sebelisa phini e kenyang oache ho fana ka ts'ebetso e ntle ea oache.
HCLK: HCLK ke oache e lebelo le phahameng ho GW5A letoto la lihlahisoa tsa FPGA. E ka ts'ehetsa phetisetso ea data e potlakileng mme e loketse haholo liprothokholo tsa phetiso ea data ea mohloli.
PLL: Li-blocks tsa PLL ho GW5A letoto la lihlahisoa tsa FPGA li ka hlophisa liparamente ho lokisa maqhubu (katiso le karohano), mohato le potoloho ea mosebetsi.
DDR Memory Interface Clock DQS
CCLK: Joaloka oache ea pontšo ea tlhophiso, CCLK e tsamaisa tatellano ea tlhophiso ea FPGA ka mekhoa eohle ntle le J.TAG mokgoa.
EMCCLK: EMCCLK e le ho kenya oache ea ka ntle, FPGA e ka fetola ka boikhethelo ho sebelisa EMCCLK e le mohloli oa oache ho e-na le oscillator ea ka hare.

Lethathamo la 5-1 Clock Overview

Lebitso I/O Fetileview
SGCLKT_[x] I Pini e kentsoeng ea oache e tsamaisang sebaka se ts'oanang sa oache, T ('Nete), [x]: oache No.
SGCLKC_[x] I Pin ea ho kenya e fapaneng ea SGCLKT_[x], C (Comp), [x]: oache No.
MGLKT_[x] I Pini e kentsoeng ea oache e tsamaisang sebaka sa lioache tse ngata, T ('Nete), [x]: oache No.
MGCLKC_[x] I Phapang ea ho kenya phini ea MGCLKT_ x], C (Comp), [x]: oache No.
LPLL_C_fb/RPL L_C_fb I Pin ea ho kenya maikutlo ea PLL ka ho le letšehali/ka ho le letona, C(Comp)
LPLL_T_fb/RPLL
_T_fb		 I Pin ea ho kenya maikutlo ea PLL ka ho le letšehali/ka ho le letona, T('Nete)
LPLL_C_in/RPLL
_C_kena		 I Pini ea ho kenya oache ea PLL ka ho le letšehali/ka ho le letona, C(Comp)
LPLL_C_in/RPLL
_C_kena		 I Pini ea ho kenya oache ea PLL ka ho le letšehali/ka ho le letona, T(Nnete)
EMCCLK Ke, ho hula ka hare ho fokola E sebelisoa ho hlophisa mokhoa oa boikhethelo oa ho kenya oache ea ka ntle ka mokhoa oa master (khahlanong le oscillator ea tlhophiso ea kahare).
l In master mode: FPGA e ka khetha ho sebelisa EMCCLK e le mohloli oa oache ho fapana le oscillator ea ka hare.
l Ka mokhoa oa makhoba: EMCCLK ha e amane le mokhoa oa makhoba.
EA-CCLK I/O, e ka hare e fokolang e hulang Joalo ka phini ea oache ea tlhophiso, CCLK e tsamaisa tatellano ea tlhophiso ea FPGA ka mekhoa eohle ntle le J.TAG mokgoa.
l Ka mokhoa o ka sehloohong: CCLK ke tlhahiso e le oache ea mohloli oa tlhophiso.
l Ka mokhoa oa makhoba: CCLK ke ho kenya letsoho 'me e hloka khokahanyo ho mohloli oa oache o ka ntle.
Hlokomela!
CCLK ke lets'oao la oache ea bohlokoa, kahoo ponts'o e ntle e tlameha ho netefatsoa.
TCK Ke, ho hula ka hare ho fokola JTAG mokhoa: Ho kenya oache ea serial

5.2 Mehopolo ea Moralo oa Leano

1. Khetho ea lipene tsa oache ea sistimi: GCLK e hokahane ka kotloloho le lisebelisoa tsohle tse sesebelisoa. Qetello ea GCLK_T e eletsoa haeba GCLK e kenya ho tsoa pheletsong e le 'ngoe. Haeba oache e kantle e le e kenyellelitsoeng oache ea PLL, e eletsoa hore e kenye ho tsoa pineng e inehetseng ea PLL. 'Me pheletso ea PLL_T e khethoa haeba oache ea kantle e kenella ho tsoa pheletsong e le' ngoe.
2. Reference Crystal Oscillator Circuit Reference.

Setšoantšo sa 5-1 FPGA Kantle ea Crystal Oscillator Circuit

GOWIN GW5A

FB ke sefaha sa ferrite, se nang le mohlala oa referense oa MH2029-221Y, ho feta ± 5% ho nepahala ha ho hanyetsa, le ho feta ± 10% ho nepahala ha capacitance.

6. Phapang Pins

1. Ho fetaview

Phetiso e fapaneng ke mofuta oa theknoloji ea phetisetso ea matšoao e sebetsang ho latela phapang lipakeng tsa mohala oa lets'oao le mohala oa fatše. Phetiso ea phapang e fetisa matšoao meleng ena e 'meli, the ampboholo ba lipontšo tse peli lia lekana 'me li na le mohato o le mong empa li bontša polarity e fapaneng.

2. LVDS

LVDS e na le matla a tlasetage leng lets'oao la phapang le fanang ka tšebeliso e tlase ea matla, sekhahla sa liphoso tse tlase, crosstalk e tlase, le mahlaseli a tlase. E nolofalletsa phetiso ea data ho sebelisa molumo o tlasetage swing phapano ya lebelo le phahameng. Liphutheloana tse fapaneng li sebelisa matšoao a fapaneng. Ka kopo sheba karolo ea 'Nete ea LVDS ea Buka ea Pinout ea Pakete bakeng sa lintlha tse ling.

3. Mehopolo ea Moralo oa Schematic

Libanka tsohle tsa GW5A letoto la lihlahisoa tsa FPGA li tšehetsa tlhahiso ea 'nete ea phapang.
Phapang e fapaneng e hloka sehanyetsi sa ho felisa 100 ohm se kantle, se behiloeng ho PCB haufi haholo le lithakhisa tsa ho kenya. Moralo oa PCB o hloka ho laola phapang ea mela e ka bang 100 ohms.

7. Pinout 

Pele ba theha lipotoloho, basebelisi ba lokela ho nahanela kabo ea phini ea FPGA ka kakaretso le ho etsa liqeto tse nepahetseng tse amanang le ts'ebeliso ea likarolo tsa meralo ea lisebelisoa, ho kenyeletsoa I/O LOGIC, lisebelisoa tsa oache tsa lefats'e, lisebelisoa tsa PLL, jj.

Libanka tsohle tsa letoto la GW5A la lihlahisoa tsa FPGA li tšehetsa tlhahiso ea 'nete ea LVDS, ka kopo sheba letoto la GW5A la FPGA Product Pinout ho netefatsa hore lithakhisa tse tsamaellanang li tšehetsa tlhahiso ea 'nete ea LVDS.
Ho tšehetsa SSTL, HSTL, joalo-joalo, banka ka 'ngoe e fana ka karolo e le 'ngoe e ikemetsengtagmohloli (VREF) joalo ka referense voltage. Basebelisi ba ka khetha VREF ho tsoa bukeng ea ka hare ea referensetage ea banka (0.5 * VCCIO) kapa referense ea ka ntle voltage VREF e sebelisa I/O efe kapa efe e tsoang bankeng.

Bakeng sa pinout e amanang le DDR, ka kopo bona TN662, Gowin FPGA-based DDR2 & DDR3 Hardware Design Reference Manual.

Hlokomela!
Pele le nakong ea ts'ebetso, li-GPIO tsohle tsa sesebelisoa li na le matla a ho hula ka hare. Ka mor'a hore tlhophiso e phethe, boemo ba I / O ha bo na letho, bo ka lokisoang ka software. Boemo ba li-I/O tse amanang le CONFIG lia fapana ho latela mokhoa oa tlhophiso.

GOWIN GW5A

Litlhaloso:

  • Letoto la lihlahisoa: GW5A FPGA
  • Mohlala: letoto la GW5A
  • Letšoao la khoebo: Guangdong Gowin Semiconductor Corporation
  • Buka ea litaelo: UG987-1.2E
  • Ngoliso ea Letšoao la Khoebo: China, Patent ea US le Letšoao la Khoebo
    Ofisi, le linaha tse ling

Lipotso Tse Botsoang Khafetsa (FAQ):

P: Na nka hlahisa kapa ho fetisa karolo efe kapa efe ea tokomane?

A: Che, tlhahiso kapa phetiso ea karolo efe kapa efe ea tokomane e thibetsoe ntle le tumello e ngotsoeng pele ho GOWINSEMI.

P: Na ho na le tiisetso e fanoeng bakeng sa sehlahisoa?

K: GOWINSEMI ha e nke e le molato ebile ha e fane ka tiisetso ntle le ha e hlalositsoe ho Melao le Maemo a Thekiso a GOWINSEMI.

P: Litokomane li nchafatsoa hangata hakae?

A: Litokomane li ka ntlafatsoa ka nako efe kapa efe ntle le tsebiso pele. Ho kgothaletswa ho ikopanya le GOWINSEMI bakeng sa ditokomane tsa morao-rao le errata.

Litokomane / Lisebelisoa

GOWIN GW5A Letoto la Lihlahisoa tsa Fpga [pdf] Buka ea Taelo
GW5A Series Of Fpga Products, GW5A Series, Of Fpga Products, Fpga Products, Products

Litšupiso

Related Posts

Tlohela maikutlo

Aterese ea hau ea lengolo-tsoibila e ke ke ea phatlalatsoa. Libaka tse hlokahalang li tšoailoe *